I2C 버스 — 할당, 장치, 데이터 전송, 주소 지정
전자 회로를 만들 때 많은 개발자는 개별 블록의 일치, 샘플링 및 주소 지정을 위해 많은 수의 중간 칩을 사용해야 하는 필요성에 직면합니다. 보조 칩의 수를 최소화하기 위해 Philips는 1980년대에 단일 장치 내에서 여러 칩을 관리하도록 특별히 설계된 2선 양방향 I2C 직렬 네트워크 인터페이스를 제안했습니다.
오늘날 Philips는 메모리, 비디오 프로세서 시스템, 아날로그-디지털 및 디지털-아날로그 변환기, 디스플레이 드라이버 등 다양한 목적을 가진 전자 장비용 I2C 호환 장치를 100개 이상 생산합니다.
I2C 버스는 100~400kbps의 속도로 일반적인 "고속" 모드에서 직렬 8비트 데이터를 전송할 수 있는 직렬 데이터 교환 프로토콜의 변형입니다. 데이터 교환 프로세스는 여기에서 공통 와이어를 포함하지 않는 두 개의 와이어, 즉 데이터용 SDA 라인과 동기화용 SCL 라인에서만 구현됩니다.
버스는 버스에 연결된 장치 출력의 캐스케이드에 개방형 컬렉터 또는 채널이 있어 AND 배선을 복제하기 때문에 양방향이 됩니다. 결과적으로 버스는 칩 간의 연결 수를 최소화하여 필요한 핀과 트레이스를 보드에 적게 남깁니다. 결과적으로 보드 자체는 더 단순하고 콤팩트하며 기술적으로 더 발전된 생산으로 판명되었습니다.
이 프로토콜을 사용하면 주소 디코더 및 기타 외부 협상 논리를 비활성화할 수 있습니다. I2C 버스에서 동시에 작동할 수 있는 칩의 수는 최대 400pF의 용량으로 제한됩니다.
I2C 호환 IC에는 강한 간섭이 있는 경우에도 데이터 무결성을 보장하는 하드웨어 잡음 억제 알고리즘이 있습니다. 이러한 장치에는 공급 전압이 다른 경우에도 미세 회로가 서로 통신할 수 있도록 하는 인터페이스가 있습니다. 아래 그림에서 공통 버스를 통해 여러 미세 회로를 연결하는 원리에 익숙해질 수 있습니다.
버스에 연결된 각 장치에는 고유한 주소가 있으며, 주소는 버스에 의해 결정되며 장치의 목적에 따라 수신기 또는 송신기로 작동할 수 있습니다. 데이터를 전송할 때 이러한 장치는 마스터(master) 또는 슬레이브(slave)가 될 수 있습니다. 마스터는 데이터 전송을 시작하고 SCL 라인에서 클럭 신호를 생성하는 장치입니다. 마스터와 관련하여 슬레이브는 대상 장치입니다.
I2C 버스에서 작동하는 주어진 순간에 단 하나의 장치만 마스터로 작동할 수 있습니다. SCL 라인에서 신호를 생성합니다.마스터는 마스터 수신기 또는 마스터 송신기가 될 수 있습니다.
원칙적으로 버스는 여러 마스터를 허용하지만 제어 신호를 형성하고 버스 상태를 모니터링하는 특성에 제한을 둡니다. 즉, 여러 마스터가 동시에 전송을 시작할 수 있지만 중재, 즉 다른 마스터가 버스를 점유하고 있음을 감지할 때 마스터가 작동하는 방식 덕분에 이러한 종류의 충돌이 제거됩니다.
한 쌍의 장치 동기화는 모든 장치가 버스에 연결되어 "AND" 배선을 형성한다는 사실에 의해 보장됩니다. 처음에는 SDA 및 SCL 신호가 높습니다.
시작 및 중지
교환은 «START» 상태를 생성하는 마스터에서 시작됩니다. SDA 라인에서 신호는 하이에서 로우 상태로 이동하는 반면 SCL 라인은 안정적인 하이 레벨을 갖습니다. 버스에 연결된 모든 장치는 이 상황을 교환을 시작하라는 명령으로 인식합니다.
각 마스터는 버스에서 데이터를 전송할 때 SCL 라인에서 개별 클럭 신호를 생성합니다.
교환은 마스터에 의한 STOP 상태의 형성으로 끝납니다. SDA 라인에서 신호는 로우에서 하이로 변경되는 반면 SCL 라인은 안정적인 하이 레벨을 갖습니다.
드라이버는 항상 START 및 STOP 신호의 소스 역할을 합니다. «START» 신호가 고정되자마자 회선이 사용 중임을 의미합니다. STOP 신호가 감지되면 회선이 비어 있습니다.
START 상태를 선언한 직후 마스터는 SCL 라인을 로우로 전환하고 첫 번째 메시지 바이트의 최상위 비트를 SDA 라인으로 보냅니다. 메시지의 바이트 수는 제한되지 않습니다.SDA 라인의 변경은 SCL 라인의 신호 레벨이 낮을 때만 활성화됩니다. 데이터는 유효하며 동기화 펄스가 높을 때만 변경하면 안 됩니다.
마스터 송신기의 바이트가 슬레이브 수신기에 의해 수신되었다는 승인은 8번째 데이터 비트가 수신된 후 SDA 라인에 특수 승인 비트를 설정하여 수행됩니다.
확인
따라서 송신기에서 수신기로 8비트의 데이터를 보내는 것은 수신 장치가 SDA 라인에서 로우가 될 때 SCL 라인에서 추가 펄스로 끝나며 전체 바이트를 수신했음을 나타냅니다.
확인은 데이터 전송 프로세스의 필수적인 부분입니다. 마스터는 동기화 펄스를 생성합니다. 송신기는 확인 클록이 활성화되어 있는 동안 낮은 상태를 SDA로 보냅니다. 동기화 펄스가 높은 동안 수신기는 SDA를 낮게 유지해야 합니다.
예를 들어 대상 슬레이브가 현재 사용 중이기 때문에 주소를 승인하지 않으면 데이터 라인을 높게 유지해야 합니다. 그러면 마스터는 디스패치 중단을 위해 STOP 신호를 보낼 수 있습니다.
수신이 마스터 수신기에 의해 수행되는 경우 마지막 바이트를 확인하지 않고 전송 완료 후 슬레이브 송신기에 알려야 합니다. 슬레이브 송신기는 마스터가 STOP 신호 또는 반복적인 START 신호를 발행할 수 있도록 데이터 라인을 해제합니다.
SCL 라인에 대한 연결이 "AND" 원칙에 따라 이루어짐으로써 장치의 동기화가 보장됩니다.
마스터는 SCL 라인이 로우에서 하이로 전환되는 것을 제어할 수 있는 유일한 권한이 없습니다.슬레이브가 수신된 비트를 처리하는 데 더 많은 시간이 필요한 경우 다음 데이터 비트를 수신할 준비가 될 때까지 독립적으로 SCL을 낮게 유지할 수 있습니다. 이러한 상황에서 SCL 라인은 가장 긴 로우 레벨 동기 펄스 기간 동안 로우가 됩니다.
낮은 지속 최저치를 가진 장치는 긴 기간이 끝날 때까지 유휴 상태를 유지합니다. 모든 장치가 낮은 동기화 기간을 완료하면 SCL이 높아집니다.
모든 장치는 높은 클럭킹을 시작하고 해당 기간을 완료하는 첫 번째 장치는 SCL 라인을 가장 먼저 낮게 설정합니다. 결과적으로, SCL의 로우 상태의 기간은 장치 중 하나의 동기화 펄스의 가장 긴 로우 상태에 의해 결정되고, 하이 상태의 기간은 그 중 하나의 동기화 펄스의 가장 짧은 기간에 의해 결정됩니다. 장치.
동기화 신호는 비트 및 바이트 수준에서 데이터 전송을 제어하는 수단으로 수신기에서 사용할 수 있습니다.
장치가 높은 속도로 바이트를 수신할 수 있지만 수신된 바이트를 저장하거나 다음 바이트를 수신할 준비를 하는 데 일정 시간이 걸리면 바이트를 수신하고 승인한 후 계속해서 SCL을 낮게 유지할 수 있습니다. 송신기를 대기 상태로 전환합니다.
내장 하드웨어 회로가 없는 마이크로컨트롤러(예: 비트 수준)는 낮은 상태의 지속 시간을 늘려 클록 속도를 늦출 수 있습니다.결과적으로 마스터 장치의 전송 속도는 마스터 장치의 속도에 의해 결정됩니다. 더 느린 장치.
주소 지정
I2C 버스에 연결된 각 장치에는 마스터가 특정 명령을 보내 주소를 지정하는 고유한 프로그램 주소가 있습니다. 동일한 유형의 미세 회로는 선택기의 디지털 입력 형식 또는 아날로그 형식으로 구현되는 주소 선택기가 특징입니다. 주소는 버스에 연결된 장치의 주소 공간으로 나뉩니다.
일반 모드는 7비트 주소 지정을 가정합니다. 주소 지정은 다음과 같이 작동합니다. «START» 명령 후 마스터는 마스터와 통신하는 데 필요한 슬레이브 장치를 결정하는 첫 번째 바이트를 보냅니다. 또한 버스의 모든 장치를 정의하는 공통 호출 주소가 있으며 모든 장치가 (이론적으로) 승인으로 응답하지만 실제로는 드문 경우입니다.
따라서 첫 번째 바이트의 처음 7비트는 슬레이브 주소입니다. 최하위 비트인 8번째 비트는 데이터 전송 방향을 나타냅니다. «0»이 있으면 마스터에서 이 슬레이브로 정보가 기록됩니다. «1»이면 이 슬레이브에서 마스터가 정보를 읽습니다.
마스터가 주소 바이트 전송을 완료한 후 각 슬레이브는 자신의 주소를 그것과 비교합니다. 동일한 주소를 가진 사람은 모두 슬레이브이며 주소 바이트의 최하위 비트 값에 따라 슬레이브 송신기 또는 슬레이브 수신기로 정의됩니다.
슬레이브 주소에는 고정 및 프로그래밍 가능한 부분이 포함될 수 있습니다. 동일한 유형의 많은 수의 장치가 하나의 시스템에서 작동하는 경우가 많으며 주소의 프로그래밍 가능한 부분을 통해 버스에서 최대 동일한 유형의 장치를 사용할 수 있습니다. 프로그래밍 가능한 주소 바이트의 비트 수는 칩의 사용 가능한 핀 수에 따라 다릅니다.
때때로 프로그래밍 가능한 주소 범위의 아날로그 설정이 있는 핀이면 충분합니다. 특정 핀의 전위는 칩 주소 공간의 오프셋을 결정하므로 동일한 유형의 칩이 동일한 버스에서 충돌하지 않도록 합니다. I2C 버스를 지원하는 모든 칩에는 제조업체가 문서에서 지정하는 일련의 주소가 포함되어 있습니다.
«11110XX» 조합은 10비트 주소 지정을 위해 예약되어 있습니다. «START» 명령에서 «STOP» 명령으로의 데이터 교환을 상상하면 다음과 같습니다.
단순하고 결합된 데이터 교환 형식이 여기에서 허용됩니다. 결합된 형식은 «START»와 «STOP» 사이에서 마스터와 슬레이브가 수신기와 송신기 역할을 할 수 있음을 의미하며, 이는 예를 들어 직렬 메모리 관리에 유용합니다.
데이터의 첫 번째 바이트가 메모리 주소를 전송하도록 합니다. 그런 다음 «START» 명령을 반복하고 슬레이브 주소를 읽으면 메모리 데이터가 작동합니다. 이전에 액세스한 주소를 자동으로 늘리거나 줄이는 결정은 이전에 칩 문서를 검토한 후 장치 개발자가 내립니다. 어떤 식으로든 START 명령을 수신한 후 모든 장치는 논리를 복원하고 이제 주소의 이름이 지정된다는 사실에 대비해야 합니다.