DC 증폭기 - 목적, 유형, 회로 및 작동 원리

DC 증폭기는 이름에서 알 수 있듯이 전류 자체를 증폭하지 않습니다. 즉, 추가 전력을 생성하지 않습니다. 이러한 전자 장치는 0Hz에서 시작하는 특정 주파수 범위에서 전기 진동을 제어하는 ​​데 사용됩니다. 그러나 DC 앰프의 입력과 출력 신호의 모양을 보면 출력에 증폭된 입력 신호가 있지만 입력 및 출력 신호의 전원은 개별적이라고 말할 수 있습니다.

작동 원리에 따라 DC 증폭기는 직접 증폭기와 변환기 증폭기로 분류됩니다.

DC 변환 증폭기는 DC를 AC로 변환한 다음 증폭 및 정류합니다. 이를 변조 및 복조를 통한 이득(MDM)이라고 합니다.

직접 증폭기 회로에는 임피던스가 주파수에 따라 달라지는 인덕터 및 커패시터와 같은 반응성 요소가 포함되어 있지 않습니다. 대신, 한 스테이지의 증폭기 요소 출력(컬렉터 또는 애노드)과 다음 스테이지의 입력(베이스 또는 그리드)이 직접 갈바닉 연결됩니다.이러한 이유로 직접 이득 증폭기는 심지어 통과(증폭)할 수 있습니다. DC… 이러한 방식은 음향학에서도 널리 사용됩니다.

그러나 직접적인 갈바닉 연결은 스테이지의 전압 강하와 느린 전류 변화 사이에서 매우 정확하게 전달되지만 이러한 솔루션은 증폭기의 불안정한 작동과 관련되어 증폭기 요소의 작동 모드를 설정하는 데 어려움이 있습니다.

전원 공급 장치의 전압이 약간 변경되거나 증폭기 요소의 작동 모드가 변경되거나 매개 변수가 약간 플로팅되면 전기적으로 연결된 회로를 통해 입력 신호로 들어가는 회로의 전류 변화가 즉시 관찰됩니다. 따라서 출력에서 ​​신호의 모양이 왜곡됩니다. 종종 이러한 스퓨리어스 출력 변화는 일반 입력 신호로 인한 성능 변화와 크기가 비슷합니다.

출력 전압 왜곡은 다양한 요인에 의해 발생할 수 있습니다. 우선 체인 요소의 내부 프로세스를 통해. 전원 공급 장치의 불안정한 전압, 회로의 수동 및 능동 요소의 불안정한 매개 변수, 특히 온도 강하의 영향 등 입력 전압과 전혀 관련이 없을 수 있습니다.

이러한 요인으로 인해 발생하는 출력 전압의 변화를 증폭기 널 드리프트라고 합니다. 일정 기간 동안 증폭기에 대한 입력 신호가 없을 때(입력이 닫힐 때) 출력 전압의 최대 변화를 절대 드리프트라고 합니다.

입력에 대한 드리프트 전압은 주어진 증폭기의 게인에 대한 절대 드리프트의 비율과 같습니다.이 전압은 감지 가능한 최소 입력 신호를 제한하므로 증폭기의 감도를 결정합니다.

증폭기가 제대로 작동하려면 드리프트 전압이 입력에 적용되는 증폭될 신호의 사전 결정된 최소 전압을 초과하지 않아야 합니다. 출력 드리프트가 입력 신호와 같거나 초과하면 왜곡이 증폭기의 허용 한계를 초과하고 작동점이 증폭기 특성의 적절한 작동 범위를 벗어나게 됩니다("제로 드리프트"). .

제로 편차를 줄이기 위해 다음 방법이 사용됩니다. 첫째, 증폭기 스테이지에 공급되는 모든 전압 및 전류 소스가 안정화됩니다. 둘째, 그들은 깊은 네거티브 피드백을 사용합니다.셋째, 매개 변수가 온도에 의존하는 비선형 요소를 추가하여 온도 드리프트 보상 방식을 사용합니다. 넷째, 평형 브리지 회로가 사용됩니다. 마지막으로 직류는 교류로 변환된 후 교류가 증폭되고 정류됩니다.

DC 증폭기 회로를 만들 때 증폭기 입력, 스테이지 연결 지점 및 부하 출력의 전위를 일치시키는 것이 매우 중요합니다. 또한 다양한 모드와 부동 회로 매개변수 조건에서도 스테이지의 안정성을 보장해야 합니다.

DC 증폭기는 단일 종단 및 푸시풀입니다. 원샷 직접 게인 회로는 한 요소에서 다음 요소의 입력으로 출력 신호를 직접 공급합니다.첫 번째의 컬렉터 전압은 첫 번째 요소(트랜지스터)의 출력 신호와 함께 다음 트랜지스터의 입력에 공급됩니다.

여기서 첫 번째 트랜지스터의 컬렉터와 두 번째 트랜지스터의 베이스의 전위는 일치해야 하며, 이를 위해 첫 번째 트랜지스터의 컬렉터 전압은 저항에 의해 보상됩니다. 기본 이미 터 전압을 상쇄하기 위해 저항이 두 번째 트랜지스터의 이미 터 회로에 추가됩니다. 후속 단계의 트랜지스터 컬렉터의 전위도 높아야 하며 이는 정합 저항을 사용하여 달성됩니다.

병렬 평형 푸시 스테이지에서 콜렉터 회로의 저항과 트랜지스터의 내부 저항은 4암 브리지를 형성하며, 이 브리지의 대각선 중 하나(컬렉터-이미터 회로 사이)에는 공급 전압이 공급되고 기타(수집기 사이)는 부하에 연결됩니다. 증폭될 신호는 두 트랜지스터의 베이스에 적용됩니다.

동일한 컬렉터 저항과 완벽하게 동일한 트랜지스터를 사용하면 입력 신호가 없을 때 컬렉터 간의 전위차가 0입니다. 입력 신호가 0이 아닌 경우 컬렉터는 크기는 같지만 부호는 반대인 전위 단계를 갖습니다. 컬렉터 사이의 부하는 반복되는 입력 신호의 형태로 교류로 나타나지만 진폭은 더 큽니다.

이러한 스테이지는 종종 다단 증폭기의 기본 스테이지 또는 균형 잡힌 전압 및 전류를 얻기 위한 출력 스테이지로 사용됩니다. 이러한 솔루션의 장점은 양쪽 암에 대한 온도의 영향이 그 특성을 동일하게 변경하고 출력 전압이 플로팅되지 않는다는 것입니다.